AM3352BZCZA100 mikroprocessorer – MPU ARM Cortex-A8 MPU

• Op til 1 GHz Sitara™ ARM® Cortex® -A8 32-bit RISC-processor

– NEON™ SIMD Coprocessor

– 32KB L1-instruktion og 32KB datacache med enkeltfejlsdetektion (paritet)

– 256KB L2-cache med fejlretningskode (ECC)

– 176KB On-Chip Boot ROM

– 64KB dedikeret RAM

– Emulering og fejlretning – JTAG

– Afbrydelsescontroller (op til 128 afbrydelsesanmodninger)

• On-Chip hukommelse (delt L3 RAM)

– 64KB RAM (OCMC) til generel hukommelse på chip

– Tilgængelig for alle mestre

– Understøtter retention for hurtig opvågning

• Eksterne hukommelsesgrænseflader (EMIF)

– mDDR(LPDDR), DDR2, DDR3, DDR3L controller:

– mDDR: 200 MHz ur (400 MHz datahastighed)

– DDR2: 266 MHz ur (532 MHz datahastighed)

– DDR3: 400 MHz ur (800 MHz datahastighed)

– DDR3L: 400 MHz ur (800 MHz datahastighed)

– 16-bit databus

– 1 GB samlet adresserbar plads

– Understøtter en x16 eller to x8 hukommelsesenhedskonfigurationer

– General-Purpose Memory Controller (GPMC)

– Fleksibel 8-bit og 16-bit asynkron hukommelsesgrænseflade med op til syv chipvalg (NAND, NOR, Muxed-NOR, SRAM)

– Bruger BCH-kode til at understøtte 4-, 8- eller 16-bit ECC

– Bruger Hamming-kode til at understøtte 1-bit ECC

– Error Locator Module (ELM)

– Brugt i forbindelse med GPMC til at lokalisere adresser på datafejl fra syndrompolynomier genereret ved hjælp af en BCH-algoritme

– Understøtter 4-, 8- og 16-bit pr. 512-byte blokfejlplacering baseret på BCH-algoritmer

• Programmerbart Real-Time Unit Subsystem og Industrial Communication Subsystem (PRU-ICSS)

– Understøtter protokoller såsom EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ og mere

– To programmerbare realtidsenheder (PRU'er)

– 32-bit Load/Store RISC-processor, der kan køre ved 200 MHz

– 8KB instruktions-RAM med Single-Error Detection (Paritet)

– 8KB data-RAM med Single-Error Detection (Paritet)

– Enkeltcyklus 32-bit multiplikator med 64-bit akkumulator

– Forbedret GPIO-modul giver Shift In/Out-understøttelse og parallel lås på eksternt signal

– 12KB delt RAM med Single-Error Detection (Paritet)

– Tre 120-byte registerbanker tilgængelige for hver PRU

– Interrupt Controller (INTC) til håndtering af systeminputhændelser

– Lokal sammenkoblingsbus til at forbinde interne og eksterne mastere til ressourcerne inde i PRU-ICSS

– Periferiudstyr inde i PRU-ICSS:

– Én UART-port med flowkontrolstifter, understøtter op til 12 Mbps

– Et Enhanced Capture (eCAP) modul

– To MII Ethernet-porte, der understøtter industrielt Ethernet, såsom EtherCAT

– Én MDIO-port

• Strøm-, nulstillings- og urstyringsmodul (PRCM).

– Styrer ind- og udgang af stand-by og dyb dvaletilstand

– Ansvarlig for Sleep Sequencing, Power Domain Switch-Off Sequencing, Wake-Up Sequencing og Power Domain Switch-On Sequencing

– Ure

– Integreret 15- til 35-MHz højfrekvent oscillator, der bruges til at generere et referenceur til forskellige system- og perifere ure

– Understøtter individuelt ur aktivering og deaktivering af kontrol for delsystemer og periferiudstyr for at lette reduceret strømforbrug

– Fem ADPLL'er til at generere systemure (MPU-undersystem, DDR-grænseflade, USB og periferiudstyr [MMC og SD, UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)

- Strøm

– To strømdomæner, der ikke kan skiftes (Real-Time Clock [RTC], Wake-Up Logic [WAKEUP])

– Tre omskiftelige strømdomæner (MPU-undersystem [MPU], SGX530 [GFX], periferiudstyr og infrastruktur [PER])

– Implementerer SmartReflex™ klasse 2B til kernespændingsskalering baseret på matricetemperatur, procesvariation og ydeevne (adaptiv spændingsskalering [AVS])

– Dynamisk spændingsfrekvensskalering (DVFS)

• Realtidsur (RTC)

– Oplysninger om realtidsdato (dag-måned-år-ugedag) og tid (timer-minutter-sekunder)

– Intern 32,768 kHz Oscillator, RTC Logic og 1,1 V intern LDO

– Uafhængig Power-on-Reset (RTC_PWRONRSTn) input

– Dedikeret inputpin (EXT_WAKEUP) til eksterne vågnebegivenheder

– Programmerbar alarm kan bruges til at generere interne afbrydelser til PRCM (til Wakeup) eller Cortex-A8 (til hændelsesmeddelelse)

– Programmerbar alarm kan bruges med eksternt output (PMIC_POWER_EN) for at aktivere strømstyrings-IC'en til at gendanne ikke-RTC-strømdomæner

• Periferiudstyr

– Op til to USB 2.0 High-Speed ​​DRD (Dual-Role Device)-porte med integreret PHY

– Op til to industrielle Gigabit Ethernet MAC'er (10, 100, 1000 Mbps)

– Integreret switch

– Hver MAC understøtter MII-, RMII-, RGMII- og MDIO-grænseflader

– Ethernet MAC'er og switch kan fungere uafhængigt af andre funktioner

– IEEE 1588v1 Precision Time Protocol (PTP)

– Op til to Controller-Area Network (CAN)-porte

– Understøtter CAN version 2, del A og B

– Op til to multikanals audio serielle porte (McASP'er)

– Send og modtag ure op til 50 MHz

– Op til fire serielle datastifter pr. McASP-port med uafhængige TX- og RX-ure

– Understøtter Time Division Multiplexing (TDM), Inter-IC Sound (I2S) og lignende formater

– Understøtter digital lydgrænsefladetransmission (SPDIF, IEC60958-1 og AES-3 formater)

– FIFO-buffere til transmission og modtagelse (256 bytes)

– Op til seks UART'er

– Alle UART'er understøtter IrDA- og CIR-tilstande

– Alle UART'er understøtter RTS og CTS Flow Control

– UART1 understøtter fuld modemkontrol

– Op til to master- og slave-McSPI-seriegrænseflader

– Op til to chipvalg

– Op til 48 MHz

– Op til tre MMC-, SD-, SDIO-porte

– 1-, 4- og 8-bit MMC, SD, SDIO tilstande

– MMCSD0 har dedikeret strømskinne til 1,8-V eller 3,3-V drift

– Op til 48 MHz dataoverførselshastighed

– Understøtter kortregistrering og skrivebeskyttelse

– Overholder MMC4.3, SD, SDIO 2.0 specifikationer

– Op til tre I 2C Master- og Slave-grænseflader

– Standardtilstand (op til 100 kHz)

- Hurtig tilstand (op til 400 kHz)

– Op til fire banker af generelle I/O (GPIO) ben

– 32 GPIO-stifter pr. bank (multiplekset med andre funktionelle ben)

– GPIO-stifter kan bruges som interrupt-indgange (op til to interrupt-inputs pr. bank)

– Op til tre eksterne DMA-hændelsesindgange, der også kan bruges som interruptindgange

– Otte 32-bit almindelige timere

– DMTIMER1 er en 1-ms timer, der bruges til operativsystem (OS) tikker

– DMTIMER4–DMTIMER7 er fastgjort

– One Watchdog Timer

– SGX530 3D grafikmotor

– Flisebaseret arkitektur, der leverer op til 20 millioner polygoner pr. sekund

– Universal Scalable Shader Engine (USSE) er en flertrådsmotor, der indeholder Pixel- og Vertex Shader-funktionalitet

– Avanceret shader-funktionssæt, der overstiger Microsoft VS3.0, PS3.0 og OGL2.0

– Industristandard API-understøttelse af Direct3D Mobile, OGL-ES 1.1 og 2.0 og OpenMax

– Finkornet opgaveskift, belastningsbalancering og strømstyring

– Avanceret geometri DMA-drevet drift for minimal CPU-interaktion

– Programmerbar billedudjævning af høj kvalitet

– Fuldstændig virtualiseret hukommelsesadressering til OS-drift i en Unified Memory Architecture

• Ydre enheder til spil

• Hjem og industriel automation

• Forbrugermedicinske apparater

• Printere

• Smarte betalingssystemer

• Tilsluttede automater

• Vægt

• Pædagogiske konsoller

• Avanceret legetøj