SPC5605BK0VLL6 32-bit mikrocontrollere – MCU BOLERO 1M Cu WIRE
♠ Produktbeskrivelse
| Produktegenskab | Attributværdi |
| Fabrikant: | NXP |
| Produktkategori: | 32-bit mikrocontrollere - MCU |
| RoHS: | detaljer |
| Serie: | MPC5605B |
| Monteringsstil: | SMD/SMT |
| Pakke/etui: | LQFP-100 |
| Kerne: | e200z0 |
| Programhukommelsesstørrelse: | 768 kB |
| Data RAM Størrelse: | 64 kB |
| Databusbredde: | 32 bit |
| ADC-opløsning: | 10 bit, 12 bit |
| Maksimal urfrekvens: | 64 MHz |
| Antal I/O'er: | 77 I/O |
| Forsyningsspænding - min.: | 3 V |
| Forsyningsspænding - Max: | 5,5 V |
| Minimum driftstemperatur: | -40 C |
| Maksimal driftstemperatur: | + 105 C |
| Kvalifikation: | AEC-Q100 |
| Emballage: | Bakke |
| Mærke: | NXP Semiconductors |
| Data RAM Type: | SRAM |
| Interface Type: | CAN, I2C, LIN, SPI |
| Fugt følsom: | Ja |
| Processor serie: | MPC560xB |
| Produkt: | MCU |
| Produkttype: | 32-bit mikrocontrollere - MCU |
| Programhukommelsestype: | Blitz |
| Fabrikspakkemængde: | 90 |
| Underkategori: | Mikrocontrollere - MCU |
| Watchdog timere: | Watchdog timer |
| Del # Aliaser: | 935325828557 |
| Enhedsvægt: | 0,024170 oz |
♠MPC5607B Mikrocontroller datablad
Denne familie af 32-bit system-on-chip (SoC) mikrocontrollere er den seneste præstation inden for integrerede automotive applikationscontrollere.Den tilhører en voksende familie af bil-fokuserede produkter designet til at imødekomme den næste bølge af kropselektronikapplikationer i køretøjet.
Den avancerede og omkostningseffektive e200z0h-værtsprocessorkerne i denne automotive controller-familie overholder Power Architecture-teknologien og implementerer kun VLE (variable-length encoding) APU (Auxiliary Processor Unit), hvilket giver forbedret kodetæthed.Den fungerer ved hastigheder på op til 64 MHz og tilbyder højtydende behandling optimeret til lavt strømforbrug.Den drager fordel af den tilgængelige udviklingsinfrastruktur for nuværende Power Architecture-enheder og understøttes med softwaredrivere, operativsystemer og konfigurationskode for at hjælpe med brugerimplementeringer.
• Enkelt problem, 32-bit CPU-kernekompleks (e200z0h)
— Kompatibel med Power Architecture®-teknologien indlejret kategori
— Forbedret instruktionssæt, der tillader kodning med variabel længde (VLE) til reduktion af fodaftryk i kodestørrelse.Med den valgfrie kodning af blandede 16-bit og 32-bit instruktioner er det muligt at opnå en betydelig reduktion af fodaftryk af kodestørrelse.
•Op til 1,5 MB on-chip kode flashhukommelse understøttet med flashhukommelsescontrolleren
• 64 (4 × 16) KB on-chip data flash-hukommelse med ECC
• Op til 96 KB on-chip SRAM
• Hukommelsesbeskyttelsesenhed (MPU) med 8 regionsbeskrivelser og 32-byte regiongranularitet på visse familiemedlemmer (se tabel 1 for detaljer).
• Interrupt Controller (INTC) i stand til at håndtere 204 afbrydelseskilder med valgbar prioritet
• Frekvensmoduleret faselåst sløjfe (FMPLL)
• Crossbar switch-arkitektur for samtidig adgang til periferiudstyr, Flash eller RAM fra flere busmastere
• 16-kanals eDMA-controller med flere overførselsanmodningskilder ved hjælp af DMA-multiplekser
• Boot assist-modul (BAM) understøtter intern Flash-programmering via et serielt link (CAN eller SCI)
• Timer understøtter I/O-kanaler, der giver en række 16-bit input capture, output-sammenligning og pulsbreddemodulationsfunktioner (eMIOS)
• 2 analog-til-digital-konvertere (ADC): en 10-bit og en 12-bit
• Cross Trigger Unit for at muliggøre synkronisering af ADC-konverteringer med en timerhændelse fra eMIOS eller PIT
• Op til 6 DSPI-moduler (Serial Peripheral Interface).
• Op til 10 seriel kommunikationsinterface (LINFlex) moduler
• Op til 6 forbedrede fuld CAN (FlexCAN) moduler med konfigurerbare buffere
• 1 inter-integreret kredsløb (I2C) interfacemodul
• Op til 149 konfigurerbare ben til generelle formål, der understøtter input- og output-operationer (pakkeafhængig)
• Realtidstæller (RTC)
• Urkilde fra intern 128 kHz eller 16 MHz oscillator, der understøtter autonom wakeup med 1 ms opløsning med maksimal timeout på 2 sekunder
• Valgfri understøttelse af RTC med urkilde fra ekstern 32 kHz krystaloscillator, understøtter wakeup med 1 sek. opløsning og maksimal timeout på 1 time
• Op til 8 periodiske afbrydelsestimere (PIT) med 32-bit tælleropløsning
• Nexus-udviklingsgrænseflade (NDI) i henhold til IEEE-ISTO 5001-2003 Class Two Plus
• Enheds-/kortgrænsescanningstest understøttet i henhold til Joint Test Action Group (JTAG) af IEEE (IEEE 1149.1)
• On-chip spændingsregulator (VREG) til regulering af indgangsforsyning for alle interne niveauer
