SPC5634MF2MLQ80 32-bit mikrocontrollere – MCU NXP 32-bit MCU, Power Arch-kerne, 1,5 MB flash, 80 MHz, -40/+125 grader C, bilkvalitet, QFP 144
♠ Produktbeskrivelse
| Produktattribut | Attributværdi |
| Fabrikant: | NXP |
| Produktkategori: | 32-bit mikrocontrollere - MCU |
| RoHS-kode: | Detaljer |
| Serie: | MPC5634M |
| Monteringsstil: | SMD/SMT |
| Pakke/etui: | LQFP-144 |
| Kerne: | e200z3 |
| Programhukommelsesstørrelse: | 1,5 MB |
| Data RAM-størrelse: | 94 kB |
| Databusbredde: | 32-bit |
| ADC-opløsning: | 2 x 8-bit/10-bit/12-bit |
| Maksimal clockfrekvens: | 80 MHz |
| Antal I/O'er: | 80 I/O |
| Forsyningsspænding - Min: | 1,14 V |
| Forsyningsspænding - Maks.: | 1,32 V |
| Minimum driftstemperatur: | - 40 grader Celsius |
| Maksimal driftstemperatur: | + 150°C |
| Kvalifikation: | AEC-Q100 |
| Emballage: | Bakke |
| Analog forsyningsspænding: | 5,25 V |
| Mærke: | NXP Semiconductors |
| Data-RAM-type: | SRAM |
| I/O-spænding: | 5,25 V |
| Fugtfølsom: | Ja |
| Produkt: | MCU |
| Produkttype: | 32-bit mikrocontrollere - MCU |
| Programhukommelsestype: | Blitz |
| Fabrikspakke antal: | 60 |
| Underkategori: | Mikrocontrollere - MCU |
| Watchdog-timere: | Watchdog-timer |
| Del # Aliaser: | 935311091557 |
| Enhedsvægt: | 1,319 g |
♠ 32-bit mikrocontrollere - MCU
Disse 32-bit automotive mikrocontrollere er en familie af system-on-chip (SoC) enheder, der indeholder alle funktionerne i MPC5500-familien og mange nye funktioner kombineret med højtydende 90 nm CMOS-teknologi for at give en betydelig reduktion af omkostningerne pr. funktion og betydelig forbedring af ydeevnen. Den avancerede og omkostningseffektive værtprocessorkerne i denne automotive controller-familie er bygget på Power Architecture®-teknologi. Denne familie indeholder forbedringer, der forbedrer arkitekturens tilpasning til indlejrede applikationer, inkluderer yderligere instruktionsunderstøttelse til digital signalbehandling (DSP), integrerer teknologier - såsom en forbedret tidsprocessorenhed, forbedret købaseret analog-til-digital-konverter, Controller Area Network og et forbedret modulært input-output-system - der er vigtige for nutidens lavere ende af drivlinjeapplikationer. Denne enhedsfamilie er en fuldt kompatibel udvidelse af Freescales MPC5500-familie. Enheden har et enkelt niveau af hukommelseshierarki bestående af op til 94 KB on-chip SRAM og op til 1,5 MB intern flashhukommelse. Enheden har også en ekstern busgrænseflade (EBI) til 'kalibrering'. Denne eksterne busgrænseflade er designet til at understøtte de fleste standardhukommelser, der bruges med MPC5xx- og MPC55xx-familierne.
• Driftsparametre
— Fuld statisk drift, 0 MHz–80 MHz (plus 2% frekvensmodulation – 82 MHz)
— –40 ℃ til 150 ℃ driftstemperaturområde for forbindelsen
— Lavt strømforbrugsdesign
– Mindre end 400 mW effekttab (nominelt)
– Designet til dynamisk strømstyring af kerne- og periferiudstyr
– Softwarestyret clock-gating af periferiudstyr
– Lavstrømsstoptilstand, hvor alle ure er stoppet
— Fremstillet i 90 nm-processen
— 1,2 V intern logik
— Enkelt strømforsyning med 5,0 V -10％/+5% (4,5 V til 5,25 V) med intern regulator, der leverer 3,3 V og 1,2 V til kernen
— Indgangs- og udgangsben med 5,0 V -10％/+5% (4,5 V til 5,25 V) område
– 35%/65% VDDE CMOS-switchniveauer (med hysterese)
– Valgbar hysterese
– Valgbar drejningshastighedskontrol
— Nexus-ben drevet af 3,3 V forsyning
— Designet med EMI-reduktionsteknikker
– Faselåst sløjfe
– Frekvensmodulation af systemets clockfrekvens
– Bypass-kapacitans på chippen
– Valgbar drejningshastighed og drivkraft
• Højtydende e200z335 kerneprocessor
— 32-bit Power Architecture Book E programmørmodel
— Forbedringer af variabel længdekodning
– Tillader, at Power Architecture-instruktionssættet eventuelt kan kodes i blandede 16- og 32-bit instruktioner.
– Resulterer i mindre kodestørrelse
— CPU, der er kompatibel med 32-bit Power Architecture-teknologi og én udgave
— Udførelse og tilbagetrækning i rækkefølge
— Præcis håndtering af undtagelser
— Filialbehandlingsenhed
– Dedikeret filialadresseberegningsadditiv
– Branch acceleration ved hjælp af Branch Lookahead instruktionsbuffer
— Indlæs/opbevar enhed
– Indlæsningsforsinkelse på én cyklus
– Fuldt pipeline-baseret
– Støtte til både Big og Little Endian
– Forkert adgangsstøtte
– Nul bobler i pipeline-indlæsning til brug
— 32 64-bit generelle registre (GPR'er)
— Hukommelsesstyringsenhed (MMU) med 16-entry fuldt associativ oversættelses-look-aside buffer (TLB)
— Separat instruktionsbus og indlæsnings-/lagringsbus
— Understøttelse af vektorbaseret afbrydelse
— Afbrydelseslatens < 120 ns @ 80 MHz (målt fra afbrydelsesanmodning til udførelse af første instruktion fra afbrydelsesundtagelseshåndtereren)
