SPC5634MF2MLQ80 32-bit mikrocontrollere – MCU NXP 32-bit MCU, Power Arch-kerne, 1,5 MB Flash, 80MHz, -40/+125degC, Automotive Grade, QFP 144
♠ Produktbeskrivelse
| Produktegenskab | Attributværdi |
| Fabrikant: | NXP |
| Produktkategori: | 32-bit mikrocontrollere - MCU |
| RoHS: | detaljer |
| Serie: | MPC5634M |
| Monteringsstil: | SMD/SMT |
| Pakke/etui: | LQFP-144 |
| Kerne: | e200z3 |
| Programhukommelsesstørrelse: | 1,5 MB |
| Data RAM Størrelse: | 94 kB |
| Databusbredde: | 32 bit |
| ADC-opløsning: | 2 x 8 bit/10 bit/12 bit |
| Maksimal urfrekvens: | 80 MHz |
| Antal I/O'er: | 80 I/O |
| Forsyningsspænding - min.: | 1,14 V |
| Forsyningsspænding - Max: | 1,32 V |
| Minimum driftstemperatur: | -40 C |
| Maksimal driftstemperatur: | + 150 C |
| Kvalifikation: | AEC-Q100 |
| Emballage: | Bakke |
| Analog forsyningsspænding: | 5,25 V |
| Mærke: | NXP Semiconductors |
| Data RAM Type: | SRAM |
| I/O spænding: | 5,25 V |
| Fugt følsom: | Ja |
| Produkt: | MCU |
| Produkttype: | 32-bit mikrocontrollere - MCU |
| Programhukommelsestype: | Blitz |
| Fabrikspakkemængde: | 60 |
| Underkategori: | Mikrocontrollere - MCU |
| Watchdog timere: | Watchdog timer |
| Del # Aliaser: | 935311091557 |
| Enhedsvægt: | 1,319 g |
♠ 32-bit mikrocontrollere - MCU
Disse 32-bit automotive mikrocontrollere er en familie af system-on-chip (SoC) enheder, der indeholder alle funktionerne i MPC5500-familien og mange nye funktioner kombineret med højtydende 90 nm CMOS-teknologi for at give en væsentlig reduktion af omkostningerne pr. præstationsforbedring.Den avancerede og omkostningseffektive værtsprocessorkerne i denne automotive controller-familie er bygget på Power Architecture®-teknologi.Denne familie indeholder forbedringer, der forbedrer arkitekturens pasform i indlejrede applikationer, inkluderer yderligere instruktionsunderstøttelse for digital signalbehandling (DSP), integrerer teknologier – såsom en forbedret tidsprocessorenhed, forbedret analog-til-digital-konverter i kø, Controller Area Network og et forbedret modulært input-output-system – som er vigtigt for nutidens laveste drivaggregatapplikationer.Denne enhedsfamilie er en fuldstændig kompatibel udvidelse til Freescales MPC5500-familie.Enheden har et enkelt niveau af hukommelseshierarki bestående af op til 94 KB on-chip SRAM og op til 1,5 MB intern flash-hukommelse.Enheden har også et eksternt businterface (EBI) til 'kalibrering'.Dette eksterne businterface er designet til at understøtte de fleste standardhukommelser, der bruges med MPC5xx- og MPC55xx-familierne.
• Driftsparametre
— Fuldstændig statisk drift, 0 MHz– 80 MHz (plus 2 % frekvensmodulation – 82 MHz)
— –40 ℃ til 150 ℃ driftsområde for overgangstemperatur
— Lavt strømdesign
– Mindre end 400 mW effekttab (nominelt)
– Designet til dynamisk strømstyring af kerne og periferiudstyr
– Softwarestyret clock gating af periferiudstyr
– Laveffektstoptilstand, med alle ure stoppet
— Fremstillet i 90 nm proces
— 1,2 V intern logik
— Enkelt strømforsyning med 5,0 V -10％/+5% (4,5 V til 5,25 V) med intern regulator til at levere 3,3 V og 1,2 V til kernen
— Indgangs- og udgangsben med 5,0 V -10％/+5 % (4,5 V til 5,25 V) område
– 35%/65% VDDE CMOS-switchniveauer (med hysterese)
– Valgbar hysterese
– Valgbar svinghastighedskontrol
— Nexus-ben drevet af 3,3 V-forsyning
— Designet med EMI-reduktionsteknikker
– Faselåst sløjfe
– Frekvensmodulation af systemets clockfrekvens
– On-chip bypass kapacitans
– Valgbar drejningshastighed og kørestyrke
• Højtydende e200z335-kerneprocessor
— 32-bit Power Architecture Book E programmørmodel
— Variable Længde Encoding Enhancements
– Tillader, at Power Architecture-instruktionssættet valgfrit kan kodes i en blandet 16- og 32-bit instruktioner
– Resulterer i mindre kodestørrelse
— Enkeltnummer, 32-bit Power Architecture-teknologi kompatibel CPU
— Ordreudførelse og pensionering
— Præcis håndtering af undtagelser
— Filialbehandlingsenhed
– Dedikeret filial adresse beregning adderer
– Grenacceleration ved hjælp af Branch Lookahead Instruction Buffer
— Indlæs/opbevar enhed
– En-cyklus load latency
– Fuldt rørlagt
– Stor og Lille Endian-støtte
– Forkert adgangsstøtte
– Ingen belastning-til-brug rørledningsbobler
— 32 64-bit registre til generelle formål (GPR'er)
— Hukommelsesstyringsenhed (MMU) med 16-indgange fuldt associativ oversættelses-look-aside buffer (TLB)
— Separat instruktionsbus og last-/lagerbus
— Vectored interrupt support
— Interrupt latency < 120 ns @ 80 MHz (målt fra afbrydelsesanmodning til udførelse af den første instruktion af interrupt-undtagelseshandler)
